PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07311561 A

(43) Date of publication of application: 28.11.95

(51) Int. CI

G09G 3/36 G02F 1/133

(21) Application number: 06101217

(22) Date of filing: 16.05.94

(71) Applicant:

SHARP CORP

(72) Inventor:

KAWANISHI JUNJI FUJIMOTO NAGAKAZU UEHIRA SHIGEYUKI


(54) LIQUID CRYSTAL DISPLAY DRIVING DEVICE

(57) Abstract:

PURPOSE: To make it possible to make adjustment to a correct image data sampling timing.

CONSTITUTION: A sampling start signal I to a source driver for sampling image data signals K1 to Kn are outputted to the source driver by synchronizing the signal with a sampling clock signal J to the source driver. The image data signals K1 to Kn are outputted to the source driver by synchronizing these signals with the data clutch lock signal L which is of the same period as the period of the sampling clock signal J and is different in phase therefrom. The phases of such sampling clock signal J and data latch clock signal L are varied by a delay circuit 21. Then, the sampling timing is adjustable to the correct sampling time having a margin in data set up time tDSU and data hold time tDH even if there is no margin in the data set up time tDSU and data hold time tDH and even if a source driver attains the state having a difficulty in sampling the data at the normal timing by a fluctuation in source voltage, fluctuation in ambient temp. and variation of parts.

COPYRIGHT: (C)1995,JPO



(19) 日本国特許庁(JP)

四公開特許公報 (A)

(11)特許出願公開番号

特開平7-311561

(43)公開日 平成7年(1995)11月28日

(51) Int. Cl. 6		識別記号	庁内整理番号	FΙ		技術表示箇所
G 0 9 G	3/36				•	
G 0 2 F	1/133	505				


	審査請求 未請求	請求項の数 2	OL .	(全6頁)	
(21)出願番号	特願平6-101217		(71)出願人	000005049 シャープ株式会社	
(22) 出願日	平成6年(1994)5月	16日 .	(72) 発明者	大阪府大阪市阿倍野区長池町22番22号 川西 純次 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内	シ
			(72) 発明者	藤本 長和 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内	シ
		,	(72) 発明者	植平 茂行 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内	シ
			(74)代理人	弁理士 山本 秀策	

(54) 【発明の名称】液晶表示駆動装置

(57)【要約】

【目的】 正しい画像データサンプリングタイミングに 調整する。

【構成】 画像データ信号K1~Knをサンプリングする ソースドライバへのサンプリングスタート信号 I をソー スドライパへのサンプリングクロック信号」に同期さ せ、また、画像データ信号K1~Knをサンプリングクロ ック信号」と同一周期で位相が異なるデータラッチクロ ック信号しに同期させてソースドライバに出力し、これ らサンプリングクロック信号」とデータラッチクロック 信号Lの位相を遅延回路21で可変するので、データセ ットアップタイム t psuおよびデータホールドタイム t DHに余裕がなく、電源電圧の変動・周囲温度の変動・部 品のばらつきなどにより、ソースドライバーが正規のタ イミングでデータをサンプリングすることが困難な状態 になっても、データセットアップタイム t psuおよびデ ータホールドタイム tonに余裕がある正しいサンプリン グタイミングに調整できる。



【特許請求の範囲】

【請求項1】 サンプリングスタート信号が入力された タイミングから画像データ信号を第1クロック信号によって示されるタイミングによってサンプリングし、この サンプリングされたデータに基づいた信号を出力して各 絵素電極に供給する列電極駆動部を有する液晶表示駆動 装置において、

該画像データ信号をサンプリングする列電極駆動部への 該サンプリングスタート信号を該列電極駆動部への該第 1クロック信号に同期させる第1同期部と、該画像デー タ信号を該第1クロック信号と同一周期で位相が異なる 第2クロック信号に同期させる第2同期部と、該第1ク ロック信号と第2クロック信号の位相を可変させる位相 可変部とを備えた液晶表示駆動装置。

【請求項2】 前記位相可変部は、前記サンプリングにおいて、データセットアップタイムとデータホールドタイムが充分に取れるサンプリングタイミングになるように、前記第1クロック信号および第2クロック信号のうちいずれかを遅延させる遅延回路で構成された請求項1記載の液晶表示駆動装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、列電極駆動回路に入力 される画像データ信号、クロック信号およびサンプリン グスタート信号を作成する画像データ作成回路を有する 液晶表示駆動装置に関する。

[0002]

【従来の技術】図3は従来のアクティブマトリクス型液 晶表示装置の駆動回路の一例を示すプロック図である。 図3において、水平同期信号a、垂直同期信号b、クロ ックc、R、G、B画像データdおよびモード切り換え 信号eが入力される画像データ作成回路としてのコント ロール信号作成 I C (以下コントロール I C という) 1 は行電極駆動回路ドライバIC(以下ゲートドライバと いう) 2と列電極駆動回路ドライパIC(以下ソースド ライバという) 3に接続されている。このゲートドライ パ2には、コントロールIC1から行電極駆動回路用ス タート信号f、行電極駆動回路用クロック信号gおよび 行電極駆動回路モード設定信号hが入力されている。ま た、ソースドライバ3には、コントロールIC1から列 電極駆動回路用サンプリングスタート信号(DRIVE R-SP) i、列電極駆動回路用サンプリングクロック 信号(DRIVER-CLOCK)j、列電極駆動回路 用画像データ信号(DRIVER-DATA) kおよび 列電極駆動回路モード設定信号であるソースドライバモ ード設定信号mが入力されている。また、コントロール IC1は行電極駆動用電源4および列電極駆動用電源5 に接続され、行電極駆動用電源4および列電極駆動用電 源5に電源制御信号nを出力する。これらコントロール IC1、行電極駆動用電源4および列電極駆動用電源5

には電源6が接続され、行電極駆動用電源4はゲートドライバ2に接続され、列電極駆動用電源5はソースドライバ3に接続されており、ゲートドライバ2およびソースドライバ3にそれぞれ電源供給される。このソースドライバ3への電源供給は階調電圧として供給される。

【0003】図4は図3のコントロールIC1の一例を 示すブロック図である。図4において、クロックcはサ ンプリングクロック信号作成回路11と、水平同期信号 aおよび垂直同期信号bが入力されるサンプリングスタ ート信号作成回路12と、画像データd1~dnが入力さ れる画像データ変換回路13とに入力されている。この サンプリングクロック信号作成回路11の出力端はバッ ファ14に接続されるとともに、Dフリップフロップ1 5, 16₁~16nのクロック端子ckに接続されてい る。また、サンプリングスタート信号作成回路12の出 力端はDフリップフロップ15のデータ端子Dに接続さ れ、画像データ変換回路13の各出力端はDフリップフ ロップ161~16nのデータ端子Dにそれぞれ接続され 'ている。このDフリップフロップ15の出力端子Qはバ 20 ッファ17に接続され、Dフリップフロップ16₁~1 6nの各出力端子Qはそれぞれバッファ181~18nに それぞれ接続されている。バッファ14からはサンプリ ングクロック信号(DRIVER-CLOCK)jが出 力され、バッファ17からはサンプリングスタート信号 (DRIVER-SP) iが出力され、さらに、バッフ ァ181~18nからはそれぞれ画像データ信号(DRI VER-DATA) k1~knがそれぞれ出力される。

【0004】上記構成により、通常、これらの出力信号は同じクロック信号を基準にして作成され、ソースドライバ3を制御するサンプリングスタート信号iおよび画像データ信号k1~knは、ソースドライバ3へのサンプリングクロック信号jを基準として位相が合わされて出力されている。ソースドライバ3は、サンプリングスタート信号iが入力されたタイミングからサンプリングクロック信号jによって画像データ信号kをサンプリングし、このサンプリングされたそれぞれのデータに応じた電圧を液晶パネルに出力して各絵素電極に供給する。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来のコントロールIC1の構成では、以下に示すような 問題があった。

【0006】即ち、サンプリングに際して、コントロールIC1から出力されるサンプリングクロック信号j、サンプリングスタート信号iおよび画像データ信号kにおいて十分なデータセットアップタイム(tpsu)とデータホールドタイム(tph)が必要となるが、画像の高詳細化に伴いサンプリングクロック信号jの周波数が早くなり、十分なデータセットアップタイム(tpsu)およびデータホールドタイム(tph)を取ることが困難になっている。

20

3

【0007】しかも、不要輻射の対策としてクロック c または画像データ信号 d などの周波数が高い信号にEM I フィルタを入れるなどして信号波形をなまらせることが、タイミング設計が終わった後で必要となることもある。このように、EMIフィルタを入れると、信号の位相が遅れる。この結果、コントロールIC1からは最適なタイミングで出力を行う設計であったにもかかわらず、EMIフィルタの存在により位相が変わった分だけデータセットアップタイム(tosu)およびデータホールドタイム(toh)が変わってしまう。また、EMIフィルタ自体のばらつきもありデータセットアップタイム(tosu)およびデータホールドタイム(toh)にばらっきが生じる。この様子を図5に示している。

【0008】図5において、波形k'は、ソースドライバ3に入力される直前の画像データ信号である。これと、サンプリングを行うのに最適なタイミングの画像データ信号kの波形とを比較すると、波形k'はなまり δ tの時間だけ位相が遅れている。このため、データセットアップタイム(tpsu)がなまり δ t の時間だけ少なくなり、なまり δ t の大きさによっては正しいサンプリングができなくなる。

【0009】このような事態が生じると、データセットアップタイム(t psu)およびデータホールドタイム (t psu)の余裕がなくなり、このために、電源電圧の変動・周囲温度の変動・ソースドライバ3およびコントロールIC1の関値電圧など、部品のばらつきにより、ソースドライバ3が正規のタイミングでデータをサンプリングすることができなくなって、正常に表示されなかったり、表示品位を著しく悪化させたりする。

【0010】本発明は、上記従来の問題を解決するもので、データセットアップタイムおよびデータホールドタイムに余裕がないために、電源電圧の変動・周囲温度の変動・部品のばらつきなどにより、ソースドライバーが正規のタイミングでデータをサンプリングすることが困難な状態になっても、正しい画像データサンプリングタイミングに調整することができる液晶表示駆動装置を提供することを目的とする。

[0011]

【課題を解決するための手段】本発明の液晶表示駆動装置は、サンプリングスタート信号が入力されたタイミングから画像データ信号を第1クロック信号によって示されるタイミングによってサンプリングし、このサンプリングされたデータに基づいた信号を出力して各絵素電極に供給する列電極駆動部を有する液晶表示駆動装置において、該画像データ信号をサンプリングする列電極駆動部への該サンプリングスタート信号を該列電極駆動部への該第1クロック信号に同期させる第1同期部と、該画像データ信号を該第1クロック信号と同一周期で位相が異なる第2クロック信号に同期させる第2同期部と、該第1クロック信号と第2クロック信号の位相を可変させ

る位相可変部とを備えたものであり、そのことにより上記目的が達成される。また、好ましくは、本発明の液晶表示駆動装置における位相可変部は、サンプリングにおいて、データセットアップタイムとデータホールドタイムが充分に取れるサンプリングタイミングになるように、第1クロック信号および第2クロック信号のうちいずれかを遅延させる遅延回路で構成する。

[0012]

【作用】上記構成により、画像データ信号をサンプリングする列電極駆動部へのサンプリングスタート信号を列電極駆動部への第1クロック信号に第1同期部で同期させて列電極駆動部に出力し、また、画像データ信号を第1クロック信号と同一周期で位相が異なる第2クロック信号に第2同期部で同期させて列電極駆動部に出力し、これら第1クロック信号と第2クロック信号の位相を位相可変部で可変するので、データセットアップタイムに余裕がなく、電源電圧の変動・部品のばらつきなどにより、列することが困難な状態になっても、データセットアップタイムおよびデータホールドタイムに余裕がある正しいタイミングに第1クロック信号と第2クロック信号の位相を可変して調整することが可能となる。

【0013】また、位相可変部を、サンプリングにおいて、データセットアップタイムとデータホールドタイムが充分に取れるサンプリングタイミングになるように、第1クロック信号および第2クロック信号のうちいずれかを遅延させる遅延回路で構成すれば、この遅延回路によってサンプリングスタート信号および第1クロック信号の位相と画像データ信号の位相を変えることができ、これによって、簡単な構成でデータセットアップタイムとデータホールドタイムが十分な最適な状態のサンプリングタイミングにすることが可能となる。

[0014]

【実施例】以下、本発明の実施例について説明する。

【0015】図1は本発明の一実施例の液晶表示駆動装置におけるコントロールICの構成を示すプロック図であり、列電極駆動回路用制御信号および列電極駆動回路用画像データ作成回路における回路構成を示している。図1において、クロックcが入力される遅延回路21はDフリップフロップ22のクロック端子に接続され、このDフリップフロップ22の出力端子Qはバッファ23に接続されると共に、Dフリップフロップ24のクロック端子ckに接続されている。水平同期信号aおよびチート信号作成回路25はDフリップフロップ24の出力端子Qはバッファ26に接続されている。このパッファ23からはサンプリングクロック信号(DRIVER-C

LOCK) Jが出力され、バッファ26からはサンプリングスタート信号 (DRIVER-SP) Iが出力される。

【0016】また、クロックcはDフリップフロップ2 7および画像データ変換回路28に入力されている。画 像データd1~dnが入力される画像データ変換回路28 はDフリップフロップ291~29nにそれぞれ接続され ている。各Dフリップフロップ291~29nの出力端子 Qはそれぞれバッファ301~30nにそれぞれ接続され ている。Dフリップフロップ27の出力端子Qバーはそ のデータ端子Dに接続され、Dフリップフロップ27の 出力端子Qは各Dフリップフロップ291~29nのクロ ック端子ckにそれぞれ接続されている。これらパッフ ァ301~30nからそれぞれ画像データ信号(DRIV ER-DATA) K1~Knがそれぞれ出力されている。 以上によりコントロールIC31が構成される。このコ ントロールIC31は、液晶パネルの列電極が液晶パネ ルの上下に交互に引き出されており、この液晶パネルの 上下から駆動を行う場合のソースドライバーにサンプリ ングクロック信号」、サンプリングスタート信号 I およ び画像データ信号K1~Knを出力して制御するものであ

【0017】このように、ソースドライバーに供給される画像データ信号Kの位相を合わせるために使用する信号線と、ソースドライバーに供給されるサンプリングスタート信号Iの位相を合わせるために使用する信号線とが異なっており、また、ソースドライバに供給される画像データ信号Kの位相を合わせるために使用するデータラッチクロック(DATALATCH-CLOCK)Lの位相と、ソースドライバに供給されるサンプリングタート信号Iの位相を合わせるために使用するサンプリングクロック信号Jの位相を可変する位相可変回路21は、サンプリングにおいて、データセットアップタイム(tob)とデータホールドタイム(tob)が充分に取れるサンプリングタイミングになるように、サンプリングクロック信号Jを遅延させる。

【0018】上記構成により、コントロールIC31に入力されたクロックCは、遅延回路21を通った後、ソースドライバーが液晶パネルの上下から駆動を行うためにDフリップフロップ22によってその周期が2倍に分周されたサンプリングクロック信号Jを作成する。また、遅延回路21を通らないクロックcは、同様にDフリップフロップ27によって周期が2倍にされてデータラッチクロック(DATALATCH-CLOCK)しを作成する。

【0019】また、サンプリングスタート信号作成回路 25は、クロックc、水平同期信号a、垂直同期信号 b、その他のモード設定信号からサンプリングスタート 信号I、その他のソースドライバ制御設定信号を作成す る。このサンプリングスタート信号作成回路 2 5 から出力されたサンプリングスタート信号 I は、サンプリングクロック信号 J によって位相をそろえられた後、ソースドライバへ出力される。また、画像データ変換回路 2 8 は、コントロール I C 3 1 に入力された画像データ d 1 ~ d n をパネル上下のソースドライバに振り分ける。この画像データ変換回路 2 8 から出力された画像データ信号 K 1~K n は、データラッチクロック L によって位相をそろえられた後、ソースドライバへ出力される。

【0020】このように、コントロールIC31に入力されたクロック c は、遅延回路21を通ったものと通ってないものに分けられる。通ったクロックCKDは、ソースドライバクロック作成回路でサンプリングクロック信号」となる。別途作成されたサンプリングスタート信号IはコントロールIC31から出力される直前に、サンプリングクロック信号」によってラッチをかけられてサンプリングクロック信号」と同期したものとして出力される。

【0021】一方、クロックcは、遅延回路21を通ったクロックCKDが入力されたDフリップフロップ22とは異なるが回路構成は同一の回路であるDフリップフロップ27に入力され、サンプリングクロック信号Jと周期は一致するが遅延回路21の遅延時間分だけ位相が異なるデータラッチクロックLとなる。コントロールIC31に入力された画像データd1~dnは、ソースドライバに入力されるのに適した画像データ信号K1~Knに画像データ変換回路28で変換された後、上記データラッチクロックLによってラッチがかけられて出力される。

30 【0022】以上のようにして信号を作成するコントロールIC31によれば、従来のようにδtだけ位相が遅れるようなことがあった場合にも、図2の画像データ信号Kのように、サンプリングスタート信号Iおよびサンプリングクロック信号Jの位相と画像データ信号K1~Knの位相とを遅延回路21によって変えることができ、これによってδtだけ位相を遅らせたサンプリングクロック信号Jおよびサンプリングスタート信号Iを作成して、データセットアップタイム(tpsu)およびデータホールドタイム(tph)が十分な最適の正しいタイ3ングでサンプリングができるようにソースドライバに供給することができる。

【0023】なお、本実施例では、適切なサンプリングタイミングになるようにサンプリングクロック信号」の方を遅延させたが、データラッチクロックLの方を遅延させるようにしてもよい。

[0024]

【発明の効果】以上のように本発明によれば、ソースドライバへ入力されるクロック信号およびスタート信号と 画像データ信号とのタイミングを可変して調整すること により、データセットアップタイムおよびデータホール ドタイムが十分な最適なサンプリングタイミングにする ことができるため、高詳細化に伴う高速サンプリング時 や不要輻射対策に伴うなまった波形によるソースドライ バの駆動の際にも、サンプリングミスによる表示品位の 劣化を解消することができる。

【図面の簡単な説明】

【図1】本発明の一実施例の液晶表示駆動装置における コントロールICの構成を示すブロック図である。

【図2】図1のコントロールICから出力される信号タイミング図である。

【図3】従来のアクティブマトリクス型液晶表示装置の 駆動回路の一例を示すブロック図である。

【図4】図3のコントロールIC1の一例を示すブロック図である。

【図 5 】図 4 のコントロール I C から出力される信号タイミング図である。

【符号の説明】

3 ソースドライバIC (列電極駆動回路)

21 遅延回路

22, 24, 27, 29₁~29n Dフリップフロップ

25 サンプリングスタート信号作成回路

28 画像データ変換回路


10 31 コントロールIC

I サンプリングスタート信号


J サンプリングクロック信号

K1~Kn 画像データ信号


[図1]




【図2】



【図3】







[図5]

